摘要
帮你速读文章内容
国产第三代“香山”开源高性能RISC-V处理器核“昆明湖”亮相,设计工艺7nm,主频3GHz,性能对标Arm Neoverse N2,可应用于高端芯片领域。已准备流片,并推出可配置SoC方案及开源工具链。
摘要由平台通过智能技术生成
有用

来源:芯智讯

当地时间8月27日,在Hot Chips 2024大会第二日活动上,国产第三代“香山”开源高性能RISC-V处理器核“昆明湖”正式亮相。

得益于指令精简、可扩展、开源等优势,RISC-V指令集一直被视为x86、Arm之外最有潜力的第三大处理器指令集架构,同时也被视为中国芯片产业自主可控的重要路线。

在此背景之下,中国科学院计算技术研究院、北京开源芯片研究院、中国科学院大学联合推出了“香山”开源高性能RISC-V处理器项目,主要面向的就是高性能应用。

2021年,“香山”系列第一代开源高性能RISC-V处理器核“雁栖湖”正式发布,是同期全球性能最高的开源处理器核。2023年5月,第二代“香山”系列开源高性能RISC-V处理器核“南湖”正式发布,当时也成为了国内首款对标Arm Cortex-A76的高性能开源RISC-V处理器核;此次推出的第三代“香山”系列开源高性能RISC-V处理器核则是“昆明湖”,对标Arm Neoverse N2内核。

据介绍,第三代“香山”开源高性能RISC-V处理器核,设计工艺为7nm,主频达到3GHz,SPECINT2006评分为15分/GHz,性能对标Arm Neoverse N2内核,可广泛应用于服务器芯片、AI芯片、GPU、DPU等高端芯片领域,可以作为先进计算产业提供开源共享的共性底座技术。

下图是第三代“香山”开源高性能RISC-V处理器核“昆明湖”的微架构,包括矢量和虚拟机管理程序扩展。

这里是“昆明湖”内核的分支预测器和指令代码/前端TLB的设计。

后端有一个6-wide的解码/重命名/调度。

整数计算模块是一个4 ALU设计,该设计还具有浮点和向量模块。

“昆明湖”内核还带有加载-存储管道、MMU和数据缓存的内存块。

“昆明湖”内核拥有高达1MB的专用L2缓存,还有一个16MB的共享L3缓存。与现代大型服务器CPU设计相比,16MB共享L3可能看起来很小,不过如果对比Neoverse N2来看,这已经相当不错了。

这是“昆明湖”内核13级流水线的管道图。

“香山”开源高性能RISC-V处理器核“南湖”、“昆明湖”与Arm Neoverse N2和Arm Cortex A76的参数对比。可以看到,“昆明湖”的部分参数已经优于Neoverse N2。

在性能方面,“昆明湖”的SPEC CPU 2006得分已经达到了44分,通过编译器优化甚至可以达到47.63分。

在今年 8 月 19 日至 25 日举办的第四届 RISC-V 中国峰会(RVSC2024)期间,开发人员成功在北京开源芯片研究院展示了基于“南湖”开发板上成功运行起了《云・原神》。据介绍,目前南湖v3和昆明湖v1已经准备好流片了。

除了RISC-V处理器内核之外,“香山”项目推出了可配置和可扩展的SoC解决方案,支持更高性能的芯片提供更大的集群。

在软件方面,“香山”项目还配套了开源工具。

以及敏捷开发工具链,比如difftest,可以用于及时发现RTL错误。

LightSSS则支持在模拟中重现调试信息。这些工具有助于在进入晶圆厂制造之前通过测试来了改进芯片设计。

据介绍,一批企业正基于“香山”高性能开源RISC-V内核研发数据中心AI芯片、超大算力RISC-V服务器芯片、面向开放市场的全自主RISC-V云计算芯片、基于RISC-V的国产GPU芯片等高端芯片,有望在2025年形成高端RISC-V计算芯片的集体突破。

最后是关于香山项目的总结,“南湖”和“昆明湖”两款内核的roadmap,两个内核是由两个团队并行推进的,计划在今年实现“南湖”内核的第五版设计,昆明湖则将完成第二版设计,明年将会继续迭代。

编辑:芯智讯-浪客剑

举报/反馈

新浪财经

4256万获赞 315万粉丝
新浪财经提供7×24小时的全球财经内容服务
新浪财经官方账号
关注
0
0
收藏
分享